FPGA (rangée programmable de grille de logique de champ) a la flexibilité élevée et est idéal pour différentes applications telles que les cartes réseau et les réseaux de télécommunication futés. AMD (autrefois connu sous le nom de Xilinx) a libéré le plus défunt Versal FPGAs sur les 27èmes, qui est conçu pour être simulé et examiné avant que la puce soit construite.
Rob Bauer, cadre hiérarchique supérieur de produit de la série d'AMD Versal, a précisé que par des ces FPGAs, concepteurs de puces peut créer les jumeaux numériques ou les versions numériques d'ASICs ou de SOCs qui sont sur le point d'être accomplies avant que les puces aillent off-line (tapeout), qui aide des concepteurs à vérifier et commencer le développement de logiciel plus tôt, etc.
Ceci deviendra seulement plus difficile pour des fabricants de circuits intégrés en tant que transition avancée de technologies du conditionnement à 2.5D et les architectures de puce 3D, Bauer ont noté. Les concepteurs de puces ne font plus la vérification et le développement de logiciel pour les dispositifs d'un seul morceau, mais des dispositifs de multi-puce.
C'est également le positionnement d'AMD de son Versal VP1902 de la meilleure qualité. Les mesures environ 77×77mm de puce, a 18,5 millions d'unités de logique, deux fois cela du VU19P prochain, un noyau consacré de bras pour des opérations d'avion de contrôle, et un réseau à bord à aider à l'élimination des imperfections.
AMD VP1902 est programmé pour fournir des échantillons aux clients dans le troisième trimestre, et sera entièrement disponible début 2024.
Cependant, la simulation d'un SoC moderne avec des milliards de transistors est tout à fait ressource-intensive. AMD a indiqué que selon la taille et la complexité de la puce, il peut devoir enjamber les supports multiples et les douzaines ou même les centaines de FPGAs.
Tandis que plus nouveau FPGAs d'AMD sont principalement les fabricants de circuits intégrés visés, AMD indique que les puces sont également bien adaptées pour les sociétés occupées dans le développement et l'essai de progiciels, le bloc d'IP et le prototypage de sous-système, la vérification périphérique, et d'autres cas de test.
Quant à la compatibilité, la nouvelle puce utilisera le même kit sous-jacent de développement de logiciel de Vivado ml comme FPGA. AMD a indiqué que cela fonctionnera avec mener des fournisseurs d'EDA tels que la cadence, le Siemens et le Synopsys augmenter l'appui pour des caractéristiques plus avancées.